隨著集成電路設(shè)計技術(shù)的發(fā)展，單芯片電路的設(shè)計規(guī)模越來越大，設(shè)計復雜度也相應地越來越高。目前，在集成電路設(shè)計中，特別是以SoC(片上系統(tǒng))芯片為代表的大規(guī)模集成電路設(shè)計中，通常都采用同步時序設(shè)計方法，即芯片內(nèi)部的所有觸發(fā)器都工作于相同的時鐘信號，而且觸發(fā)器狀態(tài)的翻轉(zhuǎn)也都發(fā)生在同一時刻。

     在同步設(shè)計中，通常采用時間延時平衡的方法來保證復位信號到達各個觸發(fā)器的時間相同。這樣需要加很多的延時緩沖器，對芯片的面積、功耗和成本等關(guān)鍵指標帶來嚴重的影響，同時增加了大規(guī)模集成電路設(shè)計的復雜性。本文提出了一種適用于大規(guī)模集成電路設(shè)計的復位方法，該方法采用簡單電路設(shè)計，可以不用加入延時平衡緩沖器，大大降低了芯片設(shè)計的復雜度，同時降低芯片的面積、功耗和成本等。

     假如對一部設(shè)備作進行分析,可能會出現(xiàn)上許多的故障問題,雖然各種故障都可能會影響設(shè)備的順利運行,但是存在不同的影響程度。有的故障影響設(shè)備工作狀態(tài)的指示，有的影響設(shè)備的電聲指標，有的影響設(shè)備的調(diào)幅度或者輸出功率,有的故障可以導致設(shè)備停止運行。因為不同故障對設(shè)備的影響存在很大的差別,因此在面對不同的故障時要選擇不同的解決方法。